(54) THIN-FILM TRANSISTOR

(11) 4-196490 (A) (43) 16.7.1992 (19) JP

(21) Appl. No. 2-327916 (22) 28.11.1990


(71) NEC CORP (72) HIROSHI KITAJIMA

(51) Int. Cls. H01L29/784

PURPOSE: To decrease an OFF-state current by reducing the thickness of a silicon thin film which is out of contact with a gate oxide film so that it is smaller as compared to the thickness of a silicon thin film which is in contact

with the gate oxide film.

CONSTITUTION: In order to form a source and a drain region, the drain region is separated from a gate edge 15 when ion implantations of highly concentrated impurities are effected. Namely, there is provided between the drain region 16 and the gate edge 15, a region 17 where no impurities are implanted. The existence of this region leads to a mitigated electric field which has been generated from the edge of the drain. However, the region 17, free from impurity implantations, is essential in forming the drain region in a region 18 having a thickness much thinner than a polysilicon thin film 12, taking into account a diffusion of impurities. Such a process renders the thickness of a region at the edge of the drain, where a P-N junction is formed, smaller than that of the polysilicon thin film situated below the gate oxide film. Thereby, the reduction of the OFF-state current is realized.



⑲ 日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

平4-196490

50 Int. Cl. 5

の出 願

識別記号

日本電気株式会社

庁内整理番号

❸公開 平成4年(1992)7月16日

H 01 L 29/784

9056-4M H 01 L 29/78

311 S

審査請求 未請求 請求項の数 1 (全6頁)

**Q発明の名称** 薄膜トランジスタ

②特 願 平2-327916

②出 頭 平2(1990)11月28日

70発明者 北島·

洋 東京都港区芝 5 丁目 7番 1号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明 細 書

発明の名称
 環膜トランジスタ

#### 2 禁許請求の節用

ゲート酸化膜に接する部分のシリコン薄膜の膜 厚に較べ、ゲート酸化膜に接していないシリコン 薄膜部が薄いことを特徴とする薄膜トランジスタ。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はMOS(Netal Oxide Semiconductor)型 半導体装置の構造に関し、特に絶数膜上の薄膜M OSトランジスタの構造に関する。

〔従来の技術〕

従来の多結晶シリコン薄膜トランジスタの構造 を第4図と第5図に示す。

シリコン基板61上に酸化膜62を形成し、更に多結晶シリコン薄膜63を堆積する。多結晶シ

リコン薄膜63の結晶性、特に平均粒径は形成さ れるトランジスタの特性に強い影響を与えること から、非晶質シリコンをまず堆積し、600℃程 度の温度で長時間熱処理を行い粒径増大を図るこ とが多い。その後、ホトリソグラフィー技術とイ オンエッチング技術を用い、多結晶シリコン薄膜 63をパターニングした後、表面にゲート酸化膜 6.4 を形成する。ゲート酸化膜の形成は、多結晶 シリコン薄膜63の表面を熱酸化する場合と、化 学堆積法でシリコン酸化膜を堆積する場合がある。 その後、多結晶シリコンを全面に堆積し、拡散法 あるいはイオン注入法でリンなどを高濃度に多結 晶シリコン中にドープした後、ホトリソグラ フィー技術とイオンエッチング技術を用いパター ニングし、多結晶シリコン・ゲート65を形成す る。ヒ素のイオン注入によりソース領域66とド レイン領域67を形成することにより多結晶シリ コン薄膜トランジスタの基本構造が形成される。 第4図の構造は導電部である多結晶シリコン薄膜 の上にゲートが有ることから、上部ゲート型と呼

ばれる.

多結晶シリコン・ゲート 7 3 の形成をまず行い、ゲート酸化膜 7 4 を形成し、その後で導電部である多結晶シリコン薄膜 7 5 の形成を行うと第 5 図のような構造ができる。

. 第4回に対し、第5回では、導電部である多結 晶シリコン薄膜の下にゲートが有ることから、下部ゲート型と呼ばれる。

#### [発明が解決しようとする課題]

ん多結晶シリコンゲートのパターニング時に続け てもかまわない)とした異方性エッチングで熱酸 化膜13をエッチングし、導電部である多結晶シ リコン薄膜12をエッチングによって更に薄膜化 する。ソースおよびドレイン領域を形成するため に高濃度不純物のイオン注入を行う際には、ドレ イン領域はゲート端15から離す、すなわちドレ イン領域16とゲート端15との間に不純物が注 入されない領域17を設けている。その状態を第 1図(b)に示す。この領域を設けることでドレイ ン端の電界を緩和することになるが、不純物の拡 散まで考慮してドレイン領域が多結晶シリコン薄 膜12の更に薄膜化した領域18の中にあるよう にするためには不純物が注入されない領域17を 設けることは不可欠である。 このようなプロセス によってゲート酸化膜下の多結晶シリコン薄膜の 厚さに較べ、ドレイン端のPN接合が形成される 領域の厚さが薄いという薄膜トランジスタを形成 することができる。このような構造にすることに よって、ドレイン端部での薄膜化を行わなかった

レッシュホールド特性が悪化するなどの欠点が あった。

#### [課題を解決するための手段]

本発明の薄膜トランジスタのゲート酸化膜に接 する部分のシリコン薄膜の膜厚に較べ、それ以外 の薄膜部が薄いことを特徴としている。

#### 〔実施例〕

次に本発明を実施例により説明する。

第1図は本発明の一実施例の作成プロセスを説明するための縦断面図である。

第1の従来例と同様にして多結晶シリコンゲートのパターニングを終えた状態を第1図(a)は示している。すなわち、シリコン酸化膜11の上に導電部となる多結晶シリコン薄膜12,熱酸化膜13、更にその上にゲートである多結晶シリコン膜14が形成されている。導電部となる多結晶シリコン薄膜は、非晶質シリコン薄膜を堆積した後、600で前後の温度で長時間熱処理することによって大粒径化した。

続いて多結晶ンリコンゲートをマスク(もちろ

場合にくらべ、オン電流やサブスレッシュホール ド特性がほとんど変わらずにオフ電流が膜厚に比 例する程度以下であるような薄膜トランジスタが 得られる。

第2図は本発明の一実施例の作製プロセスを説明するための縦断面図である。

### 特開平4-196490(3)

全面に非晶質シリコン薄膜を堆積し、600て程 度の温度で長時間熱処理することによって大粒径 の多結晶ンリコン薄膜27とした状態を第2図 (b)は示している。この場合、先に大粒径化して あった多結晶シリコン薄膜25に接した部分から 非晶質シリコン薄膜の結晶化が生じる。その結果、 ランダムな結晶化に較べると大粒径化が著しく、 特に多結晶シリコン薄膜25の端部28から離れ るほど粒径が大きくなる。第2図(c)はその平面 構造を示す。第1の実施例と同様に、ドレイン領 城29とゲート端30との間に不純物が注入され ない領域31を設けるようにしてソース32およ びドレイン領域29を形成した状態を第2図(d) に示す。このようなプロセスによってゲート酸化 膜下の多結晶シリコン薄膜の厚さに較べ、ドレイ ン端のPN接合が形成される領域の厚さが薄いと いう薄膜トランジスタを形成することができる。 同程度のオン電流あるいはサブスレッシュホール ド特性が得られる従来構造と比較するとオフ電流 の減少が著しい。一旦大粒径化してある多結晶シ

٦,

リコン薄膜25の端部27を種として、ドレイン 端のPN接合が形成される領域の結晶化が行われ るため、第1の実施例にくらべててもその領域が 大粒径化し、従って、オフ電流の減少効果は更に 大きいという結果が得られた。

第3図は本発明の一実施例の作製プロセスを説明するための縦断面図である。

これは実施例2のような2段階の結晶化をトップゲート型に対して行った例である。

酸化膜41上に非晶質シリコン薄膜を堆積し、600で程度の温度で長時間熱処理することによって大粒径の多結晶シリコン薄膜42とする。その表面にゲート酸化膜43を形成し、更に多結晶シリコン膜44を堆積し、拡散法あるいはイオン注入法でリンなどを高濃度に多結晶シリコン中にドーピングした後、シリコン酸化膜45を全面に形成し、ホトリングラフィー技術とイオンニッチング技術を用い多結晶シリコン薄膜44でにある。その後多結晶シリコン薄膜44の上部および側面

にシリコン酸化膜46を形成した後、全面に窒化 シリコン47を堆積し、異方性イオンエッチング で側面だけに窒化シリコン47を残す。ゲートで ある多結晶シリコン薄膜44をマスクとし、異方 性イオンエッチングでゲート酸化膜43と多結晶 シリコン薄膜42をエッチングした状態を第3図 <sup>1</sup>(b)は示している。その後、全面に非晶質シリコ ン薄膜を堆積し、600℃程度の温度で長時間熱 処理することによって大粒径の多結晶シリコン薄 膜を堆積し、600℃程度の温度で長時間熱処理 することによって大粒径の多結晶シリコン薄膜 4 8とする。この場合、先に大粒径化してあった多 結晶シリコン薄膜 4 2 に接した部分から非晶質シ リコン薄膜の結晶化が生じる結果、ランダムな結 晶化に較べると大粒径化が著しく、特に多結晶シ リコン薄膜42の端部から離れるほど粒径が大き

第1あるいは第2の実施例と同様、ドレイン領域49とゲート端50との間に不純物が注入されない領域51を設けるようにしてソース52およ

びドレイン領域 4 9 を形成した状態を第 3 図(c)に示す。

同程度のオン電流あるいはサブスレッシュホールド特性が得られる従来構造と比較するとオフ電流の減少が著しい。一旦大粒径化してある多結晶シリコン薄膜 4 2 の端部を種として、ドレイン端のPN接合が形成される領域の結晶化が行われるため、第2の実施例と同様にその領域が大粒径化し、従って、ドレイン端の薄膜化以上にオフ電流の減少効果は著しい。

#### 「果使の卵母」

以上述べたように本発明は、ゲート酸化膜に接 する専電部のシリコン薄膜の膜厚に較べそれ以外 の薄膜部、特にドレイン端の薄膜部が薄い構造を 採ることにより、薄膜トランジスタ特性が改善さ れた。同程度のオン電流あるいはサブスレッシュ ホールド特性が得られる従来構造と比較するとオ フ電流を減少させることができた。 2 段階の結晶 化を用いる場合には、ドレイン部のP N 接合が形 成される領域の膜厚を独立に制御することと併せ

## 特開平 4-196490 (4)


ると、オフ電流を少なくとも1桁程度は下げることができ、従って従来構造に較ペオン/オフ比が 1桁程度は改善された。

#### 4. 図面の簡単な説明


第1図から第3図は夫々本発明の実施例の縦断面図 (一部に平面図を含む)、第4図と第5図は 従来構造の断面図である。

11,24,41,45,46……シリコン酸化膜、12,42,44,48,63,75…… 多結晶シリコン薄膜、13,22,62……熱酸化膜、14,23,27,65,73……多結晶シリコン・ゲート、15,30,50……ゲート端、16,29,49,67……ドレイン領域、17,31,51……不純物が注入されない領域、18……薄膜化した領域、21,61……シリコン基板、32,52,66……ソース領域、43,64,74……ゲート酸化膜、47……窒化シリコン膜、12,32……熱酸化膜、28……多結晶シリコン薄膜25の端部。


代理人 弁理士 内 原 晉




第1图 (a)




第1図(b)




第2回 (a)




第2図(6)



第2图(c)




第2图(d)




第3图(a)


## 特開平4-196490 (6)



第3回(b)




第3团(C)



第4图

.<u>.</u>‡...



第 5 図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.